芯天成物理實(shí)現(xiàn)平臺(tái)
EssePD
產(chǎn)品簡介
EssePD 是國微芯面向數(shù)字芯片后端物理實(shí)現(xiàn)流程打造的布局布線工具，覆蓋 Floorplan、Placement、CTS、Routing、ECO 及簽核前數(shù)據(jù)交付等關(guān)鍵 P&R 環(huán)節(jié)。工具采用統(tǒng)一邏輯/物理數(shù)據(jù)庫和以布線為中心的 P&R 架構(gòu)，支撐低功耗、層次化、大容量設(shè)計(jì)和自動(dòng)化工程流程。
核心優(yōu)勢
統(tǒng)一邏輯/物理數(shù)據(jù)庫貫穿實(shí)現(xiàn)流程，減少不同階段之間的數(shù)據(jù)割裂；
以布線為中心的 P&R 架構(gòu)，使布局、時(shí)鐘樹、布線和優(yōu)化過程協(xié)同收斂；
功耗優(yōu)先技術(shù)將功耗、時(shí)序與供電可靠性納入實(shí)現(xiàn)優(yōu)化過程；
支持模塊級(jí) P&R 與層次化頂層集成，適配復(fù)雜 SoC 和大容量設(shè)計(jì)；
項(xiàng)目驗(yàn)證覆蓋擁塞、DRC、Post-CTS 耗時(shí)、RC 擬合和時(shí)序相關(guān)性等關(guān)鍵指標(biāo)。
功能介紹
支持 Verilog、DEF、SDC、LEF、Liberty、GDS/OASIS 等主流后端數(shù)據(jù)格式導(dǎo)入導(dǎo)出；
支持 Floorplan 規(guī)劃、電源網(wǎng)絡(luò)構(gòu)建、Placement、CTS、Routing、ECO 等完整 P&R 流程；
內(nèi)建 STA 能力，支持 setup/hold、MCMM、OCV、crosstalk 等時(shí)序分析場景；
支持 Clock Mesh、H-tree、Multi-point CTS 及 Post-CTS 優(yōu)化；
支持全局布線、詳細(xì)布線、布線優(yōu)化、DRC 檢查與修復(fù)；
支持項(xiàng)目數(shù)據(jù)庫保存/加載和 Tcl 自動(dòng)化接口。
應(yīng)用方案
用于數(shù)字芯片后端物理實(shí)現(xiàn)，完成從設(shè)計(jì)導(dǎo)入到版圖數(shù)據(jù)交付的 P&R 流程；
用于復(fù)雜 SoC 層次化實(shí)現(xiàn)，支持模塊實(shí)現(xiàn)、頂層集成和結(jié)果回灌；
用于低功耗設(shè)計(jì)實(shí)現(xiàn)，支撐電源域、多電壓域、電源網(wǎng)絡(luò)和 IR/EM 相關(guān)分析；
用于后段時(shí)序收斂，支撐 CTS、Post-CTS、Routing 和 ECO 階段的迭代優(yōu)化；
用于客戶既有后端流程集成，通過標(biāo)準(zhǔn)格式和 Tcl 自動(dòng)化接口接入工程環(huán)境。
